RESUMO

A presente pesquisa tem como objetivo o desenvolvimento de circuitos integrados com baixo consumo de energia. O circuito projetado neste escopo foi um retificador UHF (Ultra High Frequency) capaz de fornecer potência adequada para etiquetas de circuitos RFID (Radio Frequency Identification). Este circuito deve possuir uma sensibilidade de -15dBm e ocupar uma superfície de silício inferior a 0,025 mm2, além de fornecer uma corrente de carga de 18uA no modo leitura e 400uA no modo escrita. Inicialmente, foram levantados os diversos tipos de arquiteturas de retificadores para RFID através de papers e journals de diversas instituições. Como o objetivo é construir um retificador de baixo consumo e baixa área de integração, escolhemos projetar um retificador que usasse apenas transistores MOS conhecidos como zero Vth (tensão THreshold). Arquiteturas de retificadores tradicionais usam transistores MOS com tensão de limiar (threshold) relativamente alta. Para minimizar os efeitos desses altos valores, são usados circuitos adicionais chamados de circuitos de cancelamento de Vth. Como transistores zero Vth usam uma pequena tensão de limiar e, consequentemente, dispensam a necessidade do uso de circuitos adicionais para cancelamento de tensão de limiar, pretende-se atingir valores menores de área ocupada pelo circuito e ainda ter menos potência consumida pelo retificador, aumentando seu rendimento. Os transistores zero Vth, de um modo geral, entretanto, apresentam alta corrente de fuga entre dreno e fonte quando comparados aos transistores MOS tradicionais. Como consequência desse fato, poderemos encontrar uma impedância muito baixa na entrada do retificador, principalmente à medida que os estágios aumentarem, a ponto de inviabilizar a aplicação prática do circuito. Esta pesquisa abordou, portanto, o desenvolvimento de um retificador e forneceu analises sobre sua aplicação em circuitos RFID comerciais, observando potência, área de ocupação, sensibilidade, rendimento e impedância de entrada para os dois modos de operação. Neste sentido, foram determinados os dimensionamentos dos componentes, a quantidade de estágios, a área de ocupação em silício e a impedância de entrada do circuito no modo leitura. Além disso, foram iniciadas as análises prévias para modo escrita e extraídos vários gráficos que facilitam o entendimento do circuito. Os resultados encontrados estão em conformidade com as especificações iniciais do projeto e o circuito está sendo enviado para fabricação em uma tecnologia CMOS 130nm.

Palavras-chave: Retificador, CMOS, RFID