0509

Título
DETECÇÃO E CORREÇÃO DA DERIVA DE CLOCK EM CONVERSORES ANALÓGICOS DIGITAIS ENTRELAÇADOS

Aluno: Felipe Gabriel Gonçalves Camargo - IC-Voluntária - Curso de Engenharia Elétrica (N) - Orientador: Luis Henrique Assumpção Lolis - Departamento de Engenharia Elétrica - Área de conhecimento: 30403030 - Palavras-chave: tiadc; non uniform sampling; clock skew.

Com o aumento da demanda em resolução e freqüência de amostragem em conversores analógicos digitais, são necessárias novas soluções para as arquiteturas desses conversores. Uma arquitetura que vem sido vastamente tema de pesquisa são os conversores analógico digitais entrelaçados TIADC (Time Interleaved ADC). Com essa arquitetura N conversores funcionam em paralelo para gerar amostra N vezes mais rápido. Um problema inerente da alta velocidade é o descasamento dos instantes de amostragem entre os conversores individuais. Esse problema é conhecido como deriva de "clock", ou "clock skew". Esse trabalho consiste em testar a teoria de reconstrução de sinais amostrados não uniformemente para a correção da deriva de "clock" em Conversores Analógicos Digitais (CAD) entrelaçados. Uma primeira etapa do trabalho visa testar o algoritmo em plataforma MATLAB mostrando a correção do erro de deriva de "clock", em seguida o objetivo é implementar o método de compensação em plataforma FPGA e avaliar a viabilidade de no que concerne o desempenho e os recursos materiais requisitos (consumo de energia e superfície). Os estudos iniciais visaram comprovar os impactos da deriva do "clock" na qualidade no sinal amostrado. Através da modelagem em ambiente SIMULINK dos TIADCs, pode-se demonstrar a queda da relação sinal sobre ruído SNR (Signal to Noise Ratio) com o aumento do clock-skew. Esse erro pode acarretar na perda de até dois bits efetivos em conversores de 10 bits. Entre os métodos analisados encontram-se os interpoladores polinomiais, os filtros de delay fracionário e as mudanças de espaço L2. O método de compensação escolhido é baseado nas técnicas de interpolação de sinais não uniformemente amostrados. A fim de implementação em hardware (FPGA) optou-se pelo método de interpoladores polinomiais, por sua simplicidade e reduzida complexidade computacional.