0503

Título
DESENVOLVIMENTO SISTEMA DE FILTROS A CAPACITORES CHAVEADOS PARA ARQUITETURAS DE RÁDIO DEFINIDO POR SOFTWARE

Aluno: Abdul Mohamad Kadri Hoffmann - IC-Voluntária - Curso de Engenharia Elétrica (Eletron.,Eletrotec.,Telecom.) (MT) - Orientador: Luis Henrique Assumpção Lolis - Departamento de Engenharia Elétrica - Área de conhecimento: 30403030 - Palavras-chave: receptores rf; filtros anti-aliasing; capacitor chaveado.

Em se tratando de um sistema de telecomunições, temos uma etapa importante que é a transmissão e recepção de dados sem fio. Esse trabalho concerne mais especificamente os receptores de Rádiofrequência. Os subcircuitos que compõem o receptor possuem funções bem definidas que o permitem receber e processar as informações. A função de filtragem em banda base antes do conversor analógico digital permite filtrar sinais indesejados e evitar o fenômeno de aliasing. Como um sistema multinormas e mais genericamente um sistema de rádio definido por software, deverá atender diversas especificações diferentes em termos de banda passante e seletividade, esses filtros devem ser reconfiguráveis. Esse trabalho visa automatizar a síntese de filtros a os capacitores chaveados (alterando valores das admitâncias dinamicamente) para futuramente implementar esses filtros reconfiguráveis em silício. Assim, a função deste trabalho é contribuir ao grupo GICS, do Departamento de Engenharia Elétrica da UFPR com o escopo em filtros analógicos. A função de filtragem para síntese foi selecionada buscando a partir de um conhecimento gradualmente construído sobre o assunto, impelindo até a função Chebyshev que permite controlar seletividade e nível de distorção conforme a aplicação. Em uma primeira etapa, foram escritas funções na plataforma Matlab® que permitem calcular a mínima ordem necessária do filtro dados parâmetros como frequência de corte, uma frequência de referência e a rejeição nessa frequência de referência. A distorção do filtro é limitada pelo valor do Ripple que é a ondulação do ganho na banda passante. Dessa etapa se calcula os valores de seus elementos de circuito para um filtro no domínio tempo contínuo RLC. Conseguintemente, adapta-se esta rede RLC para ser utilizada uma rede de capacitores chaveados, que possibilitam a esta mudar o valor dos elementos de acordo com a conveniência do usuário. O trabalho se encontra na etapa de simulação das redes em RLC validando o algoritmo e passagem dessas redes para um filtro de capacitores chaveados que serão simulados na plataforma de Verilog-A. Em seguida, irá se definir uma capacitância unitária e uma variação mínima dos valores desses capacitores para limitar a margem de reconfiguração do filtro para patamares realistas do ponto de vista da implementação.