1430

Aluno - Ronny Sérgio Ramos Milléo - IT-Voluntária - Curso de Engenharia Elétrica (Eletron.,Eletrotec.,Telecom.) (MT) - Orientador : Luis Henrique Assumpção Lolis - Departamento de Engenharia Elétrica.

Título
SIMULAÇÃO EM VERILOG-AMS DE SISTEMAS DE RADIOFREQUÊNCIA

Área de conhecimento: 30406030 - Palavras-chave: verilog-ams; modelagem; simulação - Coorientador: Bernardo Rego Barros de Almeida Leite.

Com o intuito de desenvolver sistemas completos de comunicação sem fio, os desenvolvedores de circuitos integrados de radiofrequência definem um fluxo de desenvolvimento que parte do nível mais alto e abstrato (sistema) ao nível físico da implementação (circuito e layout). Dentro dessa cadeia de desenvolvimento é necessário ter inicialmente uma descrição de alto nível dos blocos constituintes do sistema para ver o comportamento do mesmo de uma maneira global. Essa descrição é chamada de modelo comportamental, que pode ser mais ou menos detalhada de acordo com o avanço no projeto. Para que uma mesma plataforma de simulação seja utilizada durante o fluxo inteiro de desenvolvimento, é necessária uma ferramenta de trabalho compatível com cada um desses níveis de detalhamento. Esse trabalho visa adotar a linguagem de descrição de hardware Verilog-AMS em uma plataforma de simulação do software Virtuoso da Cadence, podendo assim haver co-simulação de blocos comportamentais e verdadeiros circuitos a nível do transistor. O trabalho consiste inicialmente em um estudo de modelos comportamentais dos blocos constituintes em um receptor de rádio frequência. A partir daí, modelos descritos na linguagem Verilog-AMS os blocos de radiofrequência são montados e simulados no Virtuoso. Os blocos principais testados são: Misturador, amostrador, amplificador, combinador e oscilador. Esses blocos são testados primeiramente como ideais e aos poucos são adicionadas imperfeições na simulação, tratando-se de uma análise top-down do sistema, visando uma proximidade dos sistemas reais. Imperfeições adicionadas aos blocos concernem o ruído, adicionado na forma de NF (Noise Figure), limitações em banda passante, sendo definida uma frequência de corte, não linearidade dos blocos, através do IIP3 (ponto de intersecção de terceira ordem) e acoplamentos no caso do misturador. O sistema completo é testado após o teste individual de cada bloco, validando a passagem de um sinal modulado por um sistema de recepção, até a avaliação da taxa de erro binária.